??? 2．使耦合通路盡可能地無效。
??? 使接收器對發(fā)射的敏感度盡量小。
??? 下面介紹板級降噪技術。板級降噪技術包括板結構、線路安排和濾波。
??? 板結構降噪技術包括：
??? *采用地和電源平板
??? 平板面積要大，以便為電源去耦提供低阻抗
??? 使表面導體最少
??? *采用窄線條（4到8密耳）以增加高頻阻尼和降低電容耦合
??? 分開數字、模擬、接收器、發(fā)送器地/電源線
??? *根據頻率和類型分隔PCB上的電路
??? 不要切痕PCB，切痕附近的線跡可能導致不希望的環(huán)路
??? 采用多層板密封電源和地板層之間的線跡
??? *避免大的開環(huán)板層結構
??? *PCB聯接器接機殼地，這為防止電路邊界處的輻射提供屏蔽
??? 采用多點接地使高頻地阻抗低
??? 保持地引腳短于波長的1/20,以防止輻射和保證低阻抗線路安排降噪技術包括用45。而不是90。線跡轉向，90。轉向會增加電容并導致傳輸線特性阻抗變化
??? 保持相鄰激勵線跡之間的間距大于線跡的寬度以使串擾最小
??? *時鐘信號環(huán)路面積應盡量小
??? 高速線路和時鐘信號線要短和直接連接
??? 敏感的線跡不要與傳輸高電流快速開關轉換信號的線跡并行
??? *不要有浮空數字輸入，以防止不必要的開關轉換和噪聲產生
??? *避免在晶振和其它固有噪聲電路下面有供電線跡
??? *相應的電源、地、信號和回路線跡要平行以消除噪聲
??? *保持時鐘線、總線和片使能與輸入/輸出線和連接器分隔
??? 路線時鐘信號正交I/O信號
??? *為使串擾最小，線跡用直角交叉和散置地線
??? 保護關鍵線跡（用4密耳到8密耳線跡以使電感最小，路線緊靠地板層，板層之間夾層結構，保護夾層的每一邊都有地）
??? 濾波技術包括：
??? *對電源線和所有進入PCB的信號進行濾波
??? *在IC的每一個點原引腳用高頻低電感陶瓷電容（14MHz用0.1UF，超過15MHz用0.01UF）進行去耦
??? *旁路模擬電路的所有電源供電和基準電壓引腳
??? 旁路快速開關器件
??? 在器件引線處對電源/地去耦
??? 用多級濾波來衰減多頻段電源噪聲
??? 其它降噪設計技術有：
??? 把晶振安裝嵌入到板上并接地
??? *在適當的地方加屏蔽
??? *用串聯終端使諧振和傳輸反射最小，負載和線之間的阻抗失配會導致信號部分反射，反射包括瞬時擾動和過沖，這會產生很大的EMI
??? 安排鄰近地線緊靠信號線以便更有效地阻止出現電場
??? 把去耦線驅動器和接收器適當地放置在緊靠實際的I/O接口處，這可降低到PCB其它電路的耦合，并使輻射和敏感度降低
??? 對有干擾的引線進行屏蔽和絞在一起以消除PCB上的相互耦合
??? 在感性負載上用箝位二極管
??? EMC是DSP系統(tǒng)設計所要考慮的重要問題，應采用適當的降噪技術使DSP系統(tǒng)符合EMC要求。